



Taller de Diseño de Circuitos Electrónicos TA138

FACULTAD DE INGENIERÍA UNIVERSIDAD DE BUENOS AIRES

DISEÑO DE FUENTE DE ALIMENTACIÓN

MEMORIA TÉCNICA

Alumnos:

Lazo, Sebastian Nahuel
Flores, Ahmed Ali
Mántaras, Ramiro

Padrón:

106213
106238
111510

Mail:

slazo@fi.uba.ar
aaflores@fi.uba.ar
rmantaras@fi.uba.ar

Docentes:

Teóricas: Julio Zola

Tutor: Sergio Andres Quinteros

1ER CUATRIMESTRE 2026

Índice

1. Objetivo	2
2. Especificaciones obtenidas	2
2.1. Fuente de alimentación conmutada	2
2.2. Regulador de baja caída (LDO,Low Dropout Regulator)	2
2.2.1. Especificaciones	2
2.2.2. Implementación	2
2.2.3. El transistor de paso (Tipo MOS)	3
2.2.4. Lazo de Tensión	4
2.2.5. Tensión de referencia V_{Ref}	6
2.2.6. Lazo de Corriente	7
2.2.7. Tensión de referencia V_{Ref-c}	8
2.2.8. Llave electrónica	9
2.2.9. Limitador de corriente shunt	11
2.2.10. Compensación de lazos	11
2.2.11. Analisis termico	14
2.2.12. Consideraciones de fabricación PCB	16
2.2.13. Mejoras:	18
3. Simulaciones	19
3.1. Simulaciones del regulador lineal LDO	19
3.1.1. Modo estático	19
3.1.2. Modo Dinámico	29
3.2. Simulaciones de fuente switching	30
4. Mediciones	30
5. Errores	30
6. Conclusiones	30
6.1. Regulador Lineal LDO	30
6.2. Regulador BUCK	31
A. Apéndice I: Simulaciones	32
A.1. LDO	32
A.2. BUCK	33
B. Apéndice II: Esquemáticos	36
B.1. LDO	36
B.2. BUCK	37
C. Apéndice III: PCB	38
C.1. LDO	38
C.2. LDO capa superior	39
C.3. LDO capa inferior	40
C.4. BUCK	41
C.5. BUCK capa superior	42
C.6. BUCK capa inferior	43

1. Objetivo

Se propone el diseño, validación e implementación de un sistema electrónico capaz de generar una tensión regulada de 5 V a partir de una fuente de alimentación proveniente de una batería cuya tensión puede variar en un amplio rango comprendido entre 12 V y 30 V. Además de garantizar una salida estable, el sistema debe ser energéticamente eficiente, ya que en aplicaciones reales la eficiencia de conversión es un aspecto fundamental para reducir pérdidas de potencia, calentamiento y consumo energético.

El diseño resultante tiene como objetivo combinar alta eficiencia energética, estabilidad de la tensión de salida y confiabilidad operativa, características fundamentales en sistemas de alimentación destinados a cargas como microprocesadores, sensores y transceptores de comunicación, tanto para aplicaciones automotrices como industriales.

En total, el dispositivo debe contar con las siguientes especificaciones:

Característica	Símbolo	Condiciones de prueba	Min.	Tip.	Max.	Unidades
Especificaciones Generales						
Rango de operación tensión de entrada	VIN		12	24	30	V

Cuadro 1: Especificaciones Generales.

2. Especificaciones obtenidas

La construcción del dispositivo se divide en dos secciones:

- **Fuente Switching:** Encargada de pre-regular la tensión de forma eficiente desde la fuente de energía hacia el regulador lineal.
- **Regulador Lineal:** Sacrifica eficiencia a cambio de precisión y control. Interactúa de forma directa con la carga.




Figura 1: Esquema general del dispositivo.

2.1. Fuente de alimentación conmutada

2.2. Regulador de baja caída (LDO, Low Dropout Regulator)

2.2.1. Especificaciones

El propósito de esta etapa es regular la tensión de salida de la fuente conmutada de forma precisa, sacrificando la eficiencia. Se espera de esta etapa las especificaciones de la tabla 2.

2.2.2. Implementación

Para la implementación, se utilizará un transistor de paso, responsable de disipar la potencia de recorte, realimentado por tensión y corriente, y se modela la entrada de tensión pre-regulada con una componente continua y una alterna de acuerdo a la figura 2.

Característica	Símbolo	Condiciones de prueba	Min.	Tip.	Max.	Unidades
Especificaciones regulador lineal Vo						
Vo exactitud y regulación de carga	Vo	$100\text{ mA} < I_{out} < 1,5\text{ A}$ $V_{REG} = 9,5\text{ V}$	4,9	5	5,1	V
Vo rango de capacidad de carga	COUT(Vo)		1,0	2,2	15,0	μF
Io corriente límite	ILIM(Vo)			1,5		A
Corriente de fold-back	IFBK			400		mA

Cuadro 2: Especificaciones del regulador lineal LDO.




Figura 2: Circuito simplificado del circuito regulador LDO.

2.2.3. El transistor de paso (Tipo MOS)

La elección del transistor de paso es nuestro primer paso de diseño, y para su elección deben tenerse en cuenta los siguientes puntos:

Canal

El canal del transistor determinará sobre dónde se efectúa el control.




Figura 3: Transistor de paso tipo MOS canal P y canal N.

Se conoce que la eficiencia de un transistor canal N es superior a la que exhibe un canal P (siendo ambos del mismo tamaño y características equiparables). Sin embargo, no necesariamente esto lo hace una elección atractiva para la implementación.

En este caso, al tratarse de una fuente controlada LDO, se espera que la alimentación de la fuente sea tan solo V_{DO} mayor a V_o para que comience a regular, y por ende se espera que el circuito de control opere con tensiones menores o lo más cercanas posibles a V_o .

En este caso, en la figura 3 se observa que para el control efectivo del transistor canal N, v_g deberá ser al menos $v_o + V_{th}$ para polarizarlo en modo triodo y poder hacer un control de tensión y corriente. Esto implica que el circuito de control requerirá *al menos* de una tensión de alimentación de $v_o + V_{th}$. Esto significa $V_{DO} > V_{th}$. Para valores comerciales, esto significa más de 4 V.

En consecuencia, el canal debe ser P, para simplificar el circuito y hacer posible un $V_{DO} < 1$ V.

Modelo

La elección del modelo, en este caso, no es complicada debido a la escasa oferta de transistores PMOS disponibles, que a su vez cuentan con un modelo de spice para su fácil simulación.

Fundamental es que las tensiones y corrientes de operación se encuentren en el rango operativo del regulador, es decir

$$V_{DSmax} = V_i - V_o \approx 4,5 \text{ V} \quad I_{DSmax} = 1,5 \text{ A}.$$

Además, debe operar dentro de la zona de operación segura (SOA).

Con estas cosas en mente, se escoge el modelo **IRF4905**. Es un transistor que no sobredimensiona en gran medida la capacidad del regulador, normalmente pensado para switching pero aun así apto para la tarea.

Una de las complicaciones de elegir este tipo de canal es que $\|V_{th}\|$ puede tomar valores de hasta $v_o + V_{DO}$ sin afectar en gran medida el diseño circuital, pero los valores comerciales rondan $V_{th} \approx 4$ V. Esto puede perjudicar V_{DO} , pues $V_{th} \approx V_{reg}$, sin embargo, es un compromiso de diseño que debe hacerse, pues no hay modelos de fácil acceso con otro valor V_{th} .

2.2.4. Lazo de Tensión

Cuando se tiene como objetivo estabilizar un valor de tensión es usual utilizar un sistema con realimentación negativa, que muestree la señal de salida y, ante cambios en la misma, se sume a la señal de control un incremento opuesto al cambio. Como primer aproximación tenemos el esquema de la figura 4, allí se observa que la señal de control viene dada por la salida de un operacional: $V_{ctrl} = a_o(V^+ - V^-) = a_o(V_{Ref} - V_F)$, dicha señal controla un transistor de paso el cual brinda la corriente necesaria para obtener la tensión que se busca establecer, dicha tensión de salida V_o se muestrearía mediante un divisor resistivo formado de tal modo que idealmente $V_o \frac{R_1}{R_1 + R_2} = V_o \cdot f$.




Figura 4: Diagrama simplificado del lazo regulador de tensión.

Siendo a_o la ganancia del operacional y siguiendo el esquema, se puede llegar a la siguiente condición de utilidad:

$$V_o = a_o(V_{Ref} - f \cdot V_o) \quad (1)$$

$$A = \frac{V_o}{V_{Ref}} = \frac{a_o(V_{Ref} - f \cdot V_o)}{V_{Ref}} \quad (2)$$

$$A = \frac{V_o}{V_{Ref}} = a_o - a_o \cdot f \cdot A \quad (3)$$

$$A + a_o \cdot f \cdot A = a_o \quad (4)$$

$$A(1 + a_o \cdot f) = a_o \quad (5)$$

$$A = \frac{a_o}{(1 + a_o \cdot f)} \quad (6)$$

Si se cumple que $a_o \cdot f \gg 1$

$$A \approx \frac{1}{f} = \frac{R_4 + R_5}{R_5} \quad (7)$$

De esta forma la tensión de salida se puede ajustar mediante los resistores.

$$V_o = A \cdot V_{Ref} \quad (8)$$

En nuestro caso $V_o = 5\text{ V}$, de allí debemos encontrar valores de resistencias y de tensión de referencia adecuados.

Finalmente, se diseña el amplificador diferencial. El diseño final puede verse en la figura 5.




Figura 5: Diseño final de lazo de tensión.

Rápidamente, las ecuaciones que definen la ganancia de la etapa son las siguientes:

$$A_{vd} = g_{m3/4} \left(\frac{r_{o1/2}}{4} \right) \quad (9)$$

$$A_{vc} = \frac{g_{m4} \cdot 1/g_{m2}}{1 + 2g_{m3} \cdot r_{o5}} \quad (10)$$

A partir de la expresión general de salida:

$$v_o = v_{ic} \cdot A_{vc} + v_{id} \cdot A_{vd}$$

En condiciones ideales, se desea que la ganancia en modo común sea nula ($A_{vc} \approx 0$), de modo que la salida dependa exclusivamente de la señal diferencial, siendo esta la ganancia a considerar:

$$v_o \approx v_{id} \cdot A_{vd}$$

Es fácil de ver que, para resistencias $r_o > 100\text{ k}\Omega$, siempre se dará $a_o \cdot f \gg 1$.

Algunas consideraciones de diseño:

Rango de rechazo de modo común

Se espera un rango de rechazo de modo común de

- $RTMC^+ = V_{cc} - v_{be_{on}} - v_{ce_{on}} + v_{be_{on}} \approx V_{cc} - 0,3\text{ V}$
- $RTMC^- = 0\text{ V} + v_{ce_{on}} + v_{be_{on}} \approx 1\text{ V}$.

Notar que esto limita el valor de $V_{DO} \geq 0,3 \text{ V}$.

Fuentes de corriente

El amplificador diferencial cuenta con una fuente de corriente espejo como carga activa, y una fuente de corriente espejo simple que regula la alimentación general. La implementación de cargas activas es fundamental tanto para conservar un rango de rechazo de modo común aceptable como para mejorar enormemente la ganancia a_o y el rechazo de modo común RRMC.

Alimentación del par diferencial

La alimentación puede colocarse directamente sobre v_{cc} , pues las variaciones se ven reflejadas a la entrada como tensión común.

Elección de transistores

Se utilizan los modelos **BC547** y **BC557**, por ser modelos aptos para la operación con los valores de tensión de trabajo y tener alta ganancia, ideal para los pares diferenciales.

Mejora de V_{DO}

La tensión de referencia v_{ref} deberá ser lo más baja posible para asegurar una tensión V_{DO} lo más chica posible. Esto se debe a que, para una $V_{th} = 4 \text{ V}$ y una tensión de alimentación $V_{cc} \sim 5 \text{ V}$, se corre el riesgo de subir demasiado la tensión $v_{ce5} = v_{reg} - v_{beon}$ por encima de $V_{cc} - V_{th}$, saturando el par diferencial. Para una tensión de referencia de $V_{reg-t} = 2,5 \text{ V}$ — la mínima alcanzable con un **TL431** —, la tensión $v_{ce5} \approx 1,8 \text{ V}$. Esto limita nuevamente la tensión $V_{DO} = (v_{ce5} + V_{th}) - V_{reg} = 800 \text{ mV}$.

Para solucionar este problema, se usa el divisor resistivo $R_1 = R_2$, para obtener una $v_{ref-t} = 1,25 \text{ V}$.

Esto sólo es válido pues, según el modelo pi, la resistencia vista hacia la base del transistor $T_3 \approx r_\pi + \beta r_o(T_5)$. O, visto de otra forma, la corriente de base $ib_3 \ll v_{ref}/(R_1 + R_2)$.

Elección de R_r

Se fija R_r en un valor estándar que aporte una corriente de operación normal $\sim 1 \text{ mA}$. En este caso $R_r = 1 \text{ k}\Omega$, esto da una corriente de operación de $1,8 \text{ mA}$ para una tensión de referencia $V_{ref} = 2,5 \text{ V}$, lo que es 900 mA para cada transistor del par diferencial.

Agregado de R_6 El agregado de R_6 tiene como propósito la sencilla modificación de $f_v = \frac{R_5}{R_5 + R_6}$, de forma lineal. Esto lo hace modificando ambos valores de resistencia simultáneamente. Notar que si se colocara sobre R_5 o R_6 , se corre el riesgo de variar enormemente f_v con pequeñas variaciones mecánicas.

2.2.5. Tensión de referencia V_{Ref}

Para obtener una tensión de referencia se utiliza un circuito basado en un diodo zener en polarización inversa, el cual fija una tensión de acuerdo a la configuración de un divisor resistivo. En este caso se optó por el circuito integrado TL431, el cual es un regulador de derivación ajustables de tres terminales, con estabilidad térmica especificada en rangos de temperatura aplicables para aplicaciones automotrices y comerciales. La tensión de salida puede ajustarse a cualquier valor entre $2,5 \text{ V}$ y 36 V , con dos resistencias externas tal como se observa en el diagrama de la figura 6.




Figura 6: Diagrama simplificado del circuito de tensión de referencia para regular tensión.

El transistor T_1 sirve a la función de entregar corriente, manteniendo la tensión de referencia fija. Este elemento es fundamental para alimentar las fuentes de corriente de los pares diferenciales del lazo de tensión (figura 5) y del lazo

de corriente.

De la hoja de datos, se obtiene la siguiente fórmula para esta topología:

$$V_{ref} = 2,5 \text{ V} \cdot \left(1 + \frac{R_1}{R_2}\right) \quad (11)$$

Se busca la menor tensión de referencia posible, entonces se puede asignar $R_1 = 0$ para obtener una tensión de 2,5 V.

La resistencia R_s cumple la función de limitador de corriente, pues

$$I_{TL431} = \frac{V_{cc} - (V_{ref} + v_{be_{on}})}{R_s}, \quad (12)$$

como tal, se utiliza una resistencia $R_s = 2,2 \text{ k}\Omega \rightarrow I_{TL431} = 2,86 \text{ mA}$. Esto permite que, al variar la entrada fuera de los valores de operación normales $V_{cc} = 9,5 \text{ V}$, el dispositivo siga regulando correctamente: $V_{cc} = 6 \text{ V} \rightarrow I_{TL431} = 1,3 \text{ mA}$, pero que no consuma corriente excesiva.

2.2.6. Lazo de Corriente

Ya conociendo una regulación básica de tensión, la regulación de corriente requiere un muestreo de la misma, el cual se da al medir la tensión en un resistor de bajo valor de resistencia colocado en serie con la carga, usualmente llamado "*shunt*". Luego se utiliza un amplificador diferencial para lograr obtener la muestra de tensión sin afectar la carga y se realimenta negativamente, a menor tensión menor corriente sobre la carga, tal como muestra la figura 7.




Figura 7: Diagrama simplificado del circuito regulador de corriente.

A su vez, se puede lograr limitar la corriente estableciendo un máximo de corriente con el objetivo de proteger la carga de sobre corrientes. Esto se puede establecer dentro de la misma regulación de corriente estableciendo una tensión de referencia que contenga información de la corriente máxima. De allí denotamos V_{Ref-c} la tensión de referencia que establece la corriente máxima y V_{Ref-t} la tensión de referencia que establece la tensión de salida objetivo.

El objetivo de este circuito es aplicar una protección tipo *foldback*. Esto quiere decir que una vez se alcanza la máxima corriente otorgable por la fuente, $I_{max} 1,5 \text{ A}$, si se sigue reduciendo la carga, entonces la corriente otorgada seguirá disminuyendo. Esto protege tanto al regulador como a la carga.

Para la implementación de este tipo de fuente, sin embargo, hace falta algo más que una simple referencia, pues la corriente objetivo varía con la salida de tensión, creando una relación I-V lineal.

La elección de resistores se hace en función al compromiso V_{DO} -Efectividad del lazo. En este caso, se asigna $R_s = 0,2 \Omega$. Para una corriente máxima, generará una caída de tensión de $V_{Rs} = 0,3 \text{ V}$, es decir, $V_{DOmax} = 0,3 \text{ V}$.

Antes de continuar, es importante observar que, si bien el diferencial de tensión generado por R_s es muy pequeño, ambos terminales se encuentran muy cercados a $V = V_o$. Al alimentar al amplificador, se estará muy cerca de exceder

el rango de tensión de modo común RTMC. Para solucionar este problema, se agrega un nuevo divisor resistivo a la entrada del amplificador.

Como se quiere tener control sobre el valor final de V_{Rs} , se realimenta para obtener

$$v_f = (I_o \cdot R_s) \cdot \frac{R_2}{R_1} \quad (13)$$

Se busca una tensión v_f para corriente máxima $v_{fmax} < V_{reg}$. A tal efecto se asignan ($R_2 = 6,8 \text{ k}\Omega$, $R_1 = 1 \text{ k}\Omega$) $\rightarrow v_{fmax} = 2,04 \text{ V}$. Es importante que este valor sea bajo para que el par diferencial no sature en tensiones de alimentación $V_{cc} \approx 5 \text{ V}$, del mismo modo que se hace con v_{ref-t} .

Finalmente, el amplificador de control se encargará de asegurar $a_o \cdot f \gg 1$. Notar que, si $I_o^\uparrow \rightarrow v_f^\uparrow \rightarrow v_g^\uparrow \rightarrow I_o^\downarrow$, cerrando el lazo de realimentación negativa. El valor de I_o se estabilizará cuando $V_{ref-c} = v_f$.

Adicionalmente, se debe elegir el modelo de amplificador a utilizar. En este caso se emplea el **LM358** (o **LM348**) por su alimentación simple y operación con bajas tensiones de alimentación.

Para el diseño amplificador diferencial final, se utiliza la misma topología del lazo de tensión, de la figura 5, con carga activa y fuente espejo.

2.2.7. Tensión de referencia V_{Ref-c}

Este circuito genera una referencia modificada que se usa para implementar limitación de corriente tipo foldback. La idea es que el límite de corriente dependa de la tensión de salida V_o .

Cuando la salida cae (por ejemplo en un cortocircuito), el circuito reduce aún más la corriente permitida, protegiendo al transistor de paso y la carga.

Para conseguir este tipo de comportamiento, es necesaria una referencia variable, de la siguiente forma:

$$v_{ref-c} = \alpha v_{ref} + \beta v_o. \quad (14)$$

Comportamiento que puede obtenerse fácilmente con un circuito amplificador sumador, como el de la figura 8. Es necesario agregar circuitos seguidores ya que las fuentes de referencia no son de baja impedancia.

Esto dota al lazo de una parte fija, que determina la corriente mínima absoluta, y una parte variable, que determinará cómo excursiona la referencia a partir de este punto.

En nuestro caso, se esperará una corriente mínima $I_{FBCK} = 400 \text{ mA}$ y una máxima de $I_{max} = 1,5 \text{ A}$.

Para la corriente mínima, se espera una salida de tensión nula,

$$v_{ref-c} = \alpha v_{ref} = v_{fmin} = I_{FBCK} \cdot R_s \cdot \frac{R_2}{R_1} \rightarrow 544 \text{ mV},$$

entonces,

$$\alpha = 0,218 = \frac{R_{\alpha 2}}{R_{\alpha 1} + R_{\alpha 2}}. \quad (15)$$

Del mismo modo, para la corriente máxima, se esperará que $v_o = V_{reg}$. Como tal

$$v_{ref-c} = \alpha v_{ref} + \beta v_o = v_{fmax} = I_{max} \cdot R_s \cdot \frac{R_2}{R_1} \rightarrow 2,04 \text{ V},$$

que define

$$\beta = 0,3 = \frac{R_{\beta 2}}{R_{\beta 1} + R_{\beta 2}}. \quad (16)$$




Figura 8: Diagrama simplificado del circuito de tensión de referencia para regular corriente.

2.2.8. Llave electrónica

Sin embargo estas dos implementaciones no podrían actuar en simultáneo, es por eso que se debe implementar un conmutador que establezca el accionamiento de uno de los reguladores según las condiciones lo requieran. Esta idea se presenta de forma simplificada en el diagrama 9.

Deben combinarse ambas señales de control, pero solo la más dominante, es decir, la que más limite al transistor de paso, será la que controle.

En este caso, ya que el transistor P-MOS reduce su corriente al aumentar v_g , se esperará que el lazo dominante sea aquél con mayor tensión a la salida.

Una forma de obtener este resultado es utilizando el circuito de la figura 10.

Su función es la misma que la de dos diodos con cátodo común, pero con una caída de tensión mínima, al poner dos junturas en serie, es decir,

$$v_{control} = \max \{v_{in1}, v_{in2}\}. \quad (17)$$

La polarización de este circuito es sencilla. Se espera a la entrada una tensión nominal de $V_{cc} = 9,5 \text{ V}$, por ende

$$I_{c1/4max} \approx \frac{V_{cc} - v_{be_{on}}}{R_{1/3}}, \quad I_{c1/4} = \frac{V_{cc} - (v_{ctrl} + v_{be_{on}})}{R_{1/3}}, \quad (18)$$

y para valores de lazo de control esperables de $V_{cc} - V_{th} \sim 5 \text{ V}$, se puede obtener una corriente de polarización

$$I_{c1/4} \approx 1 \text{ mA} \rightarrow R_{1/3} = 10 \text{ k}\Omega. \quad (19)$$

Para los resistores $R_{2/4}$, se buscará polarizar fuertemente el transistor que conduce, para ello, se busca una corriente alta I_{R4} . Nuevamente, para valores de control $v_{control} \approx 5 \text{ V}$, se obtiene

$$I_{R4} \approx 2 \text{ mA} \rightarrow R_4 = 10 \text{ k}\Omega, \quad (20)$$

pero la caída sobre R_2 no debe ser tan alta, para admitir mayor excursión de V_{cc} , por ello se elige un resistor más chico $R_2 = 1 \text{ k}\Omega$.




Figura 9: Diagrama simplificado del circuito regulador de corriente y tensión con conmutador.




Figura 10: Circuito llave electrónica implementado

2.2.9. Limitador de corriente shunt

El último módulo por analizar es el limitador de corriente shunt. La función que cumple es actuar rápidamente ante variaciones rápidas en la carga, y es especialmente importante para esta implementación, pues el regulador foldback es lento.

La implementación se ve en la figura 11, y su funcionamiento es muy sencillo. Cuando $I_o \cdot R_s \approx v_{be_{on}}$, el transistor T_2 comienza a conducir y eventualmente satura, lo que toma corriente de la base de T_1 , que a su vez comienza a conducir, y esto acerca v_{ctrl} a v_{cc} .

El resultado final es que, para $I_o \cdot R_s \approx 0,7 \text{ V}$, v_{gs} tiende a reducirse, limitando la corriente de salida.

Para nuestro valor de R_s , $I_{omax} \approx 3,3 \text{ A}$, aunque en las simulaciones se verá un valor menor, lo cuál es aun mejor (figura 30).

Es importante tener en cuenta que el transistor de paso deberá poder soportar, como máximo, $P_{max} = (9,5 \text{ V}) \cdot 3,3 \text{ A} = 31,35 \text{ W}$, durante cortos periodos de tiempo. El modelo elegido puede hacerlo.




Figura 11: Implementación final del regulador shunt.

2.2.10. Compensación de lazos

Para finalizar el análisis de diseño circuital de esta etapa, se debe evaluar su comportamiento en frecuencia. Para ello, se debe evaluar el peso de los nodos al circular por cada lazo de realimentación, procurando que se cumplan dos condiciones de diseño fundamentales:

$$|T(j\omega)| < 1 \quad \angle T(j\omega) > 30^\circ \quad (21)$$

Estos dos parámetros, *el margen de ganancia* y *el margen de fase*, respectivamente, garantizan que para una señal de frecuencia $f_h / |T(j\omega)| = 1$, la ganancia de lazo nunca se invertirá, provocando una realimentación negativa.

Debido a que la ganancia de lazo se puede aproximar a un sistema de primer orden, si existe un *polo dominante*, entonces se puede asegurar que no habrá ningún caso en que el circuito oscile.

Nuestro análisis, entonces, se dividirá en dos partes: la compensación del lazo de tensión, con ganancia T_v , y la compensación del lazo de corriente, con ganancia T_A , partiendo de los gráficos obtenidos en la sección 3 (Ganancias de Lazo sin compensación), las figuras 22 y 26.

Lazo de tensión:

El circuito de lazo de tensión completo incluye el divisor resistivo de ajuste, el amplificador diferencial y la llave electrónica. Teniendo en cuenta el modelo pi para pequeña señal, y la reflexión de Miller, se identifican los nodos potencialmente dominantes de la figura 12. Notar que la llave electrónica se transforma en dos colectores comunes en serie, con ganancia $|Av| \approx 1$.

Dadas las capacidades $C_\pi \approx 10 \text{ pF}$ y $C_\mu \approx 1,7 \text{ pF}$, extraídas de las hojas de datos, se analizan los nodos cualitativamente para buscar, de haber, un nodo dominante:

1:

Sobre el nodo 1 hay dos capacidades parásitas, C_π^* y C_μ^* , ambas reflejadas según Miller:

$$C^* = C_{A-B} \cdot \left(1 - \frac{v_b}{v_a}\right) \quad (22)$$




Figura 12: Nodos potencialmente dominantes del lazo de tensión.

Al tratarse T_4 de un emisor común fuertemente realimentado por T_5 , con una resistencia de colector equivalente muy chica $\approx 1/gm$, se espera que la tensión de colector sea menor que la de base, conservando $C_\mu^* \approx C_\mu$. Para C_π^* , se observa una configuración colector común, con ganancia $0 < |A_v| < 1$. Esto resulta en la casi anulación de la misma $C_\pi^* \rightarrow 0$.

Como resultado, se espera una frecuencia de corte muy alta, despreciable para el análisis.

2:

En el nodo 2 participan cuatro capacidades, $C_{\pi 5}^*$, $C_{\mu 5}$, $C_{\mu 3}^*$ y $C_{\mu 1}^*$.

$C_{\pi 5}^*$ se encuentra entre los nodos b y c de un seguidor, por lo tanto $C_{\pi 5}^* \rightarrow 0$. $C_{\mu 3}^*$ y $C_{\mu 1}^*$ se encuentran en configuración emisor común invertido, por ende, $|A_v| = 0 \rightarrow C_\mu^* = C_\mu$.

Es necesario analizar la resistencia asociada al circuito RC equivalente del nodo 2. Hay tres en paralelo: $r_{b3} \approx (r_{\pi 3} + \beta R_3)$, $r_{oc3} \rightarrow \infty$ y $r_{oc1} \approx r_{o1}$, con un valor máximo de 100 kΩ para la corriente de polarización calculada.

El resultado es una constante de tiempo asociada de

$$\tau_2 \approx (3 \cdot 1,7 \text{ pF}) \cdot (100 \text{ k}\Omega / 200 \text{ k}\Omega) = 340 \text{ ns} \rightarrow f_2 \approx 468 \text{ kHz} \quad (23)$$

3:

En el nodo 3 participan tres capacidades, $C_{\pi 6}^*$, $C_{\mu 6}^*$ y $C_{\pi 5}^*$.

$C_{\pi 5}^*$ se encuentra en configuración seguidor invertido, por ello $|A_v| \rightarrow 1$ y $C_{\pi 5}^* \rightarrow 0$. $C_{\pi 6}^*$ se encuentra en configuración seguidor realimentado, se espera que la capacidad $C_{\pi 3}^* \rightarrow 0$. Finalmente, $C_{\mu 6}^*$ se encuentra en configuración emisor común realimentado, con ganancia $|A_v| \approx \frac{gm_3 \cdot R_2}{1 + gm_3 \cdot R_4} \approx 0,01$.

La resistencia asociada al nodo será R_3 , por ser ambas resistencias r_{b3} y r_{b4} muy superiores.

El resultado es una constante de tiempo asociada de

$$\tau_3 \approx (1,7 \text{ pF}) \cdot (10 \text{ k}\Omega) = 17 \text{ ns} \rightarrow f_2 \approx 9 \text{ MHz} \quad (24)$$

4:

Finalmente, el nodo 4 tiene cuatro capacidades parásitas asociadas: $C_{\pi 6}^*$, $C_{\pi 7}^*$, $C_{\pi tp}$ y $C_{\mu tp}^*$.

$C_{\pi 6}^* = C_{\pi 7}^*$ por simetría de circuito, y se encuentran en configuración seguidor invertido, por lo que tienden a ser nulas.

$C_{\pi tp} = 3400 \text{ pF}$ y $C_{\mu tp} = 1400 \text{ pF}$ se obtienen de la datasheet del transistor de paso. Para reflejar $C_{\mu tp}$, se tiene en cuenta que la configuración es source común *sin realimentación*, y por ende la ganancia dependerá de R_L , y será alta.

La resistencia asociada al nodo será $R_4 / ((r_{\pi 6} + R_3) / \beta) / ((r_{\pi 7} + R_3) / \beta)$, y la estimaremos (de forma muy aproximada) como $R_4 / R_3 / 2 = 3,3 \text{ k}\Omega$.

La constante temporal mínima será, entonces:

$$\tau_4 = (3,4 \text{ nF} + 1,4 \text{ nF}) \cdot (3,3 \text{ k}\Omega) = 16 \mu\text{s} \rightarrow f_{4mx} = 10 \text{ kHz}. \quad (25)$$

Este resultado es congruente con lo simulado en la imagen 22. Se concluye que el nodo 4 es dominante, pues se encontrará al menos una década por encima del siguiente polo.

Para atacar el problema y compensar el lazo, se observa la figura 23 y se analiza el peor caso posible, es decir, cuando $R_L \rightarrow \infty$. Se corre el polo ubicado en $f \approx 450 \text{ Hz}$ (asociado al nodo 2) y se lo vuelve dominante. De este modo, aumenta drásticamente la zona en la cuál $\angle T_v \approx 0$, y al mismo tiempo se corre la curva de caída de $|T_v|$, ubicándola en esta zona. Para asegurar estabilidad, se agrega una red de adelanto de fase.

Para correr el polo correctamente, se observa el punto en el que se encuentra el polo dominante $f \approx 10 \text{ kHz}$. Se buscará entonces acercar el polo a una frecuencia tal que el margen de fase sea próximo a nulo. Esto se puede conseguir, dado que la ganancia es próxima a 96dB, y que la caída es de -40dB/dec, colocando el polo, aproximadamente, en $f_h \approx 1 \text{ kHz}$.

El capacitor de compensación tendrá valor

$$\frac{1}{(5,1 \text{ pF} + C_{comp}) \cdot (66 \text{ k}\Omega) \cdot 2\pi} = 1 \text{ kHz} \rightarrow C_{comp} \approx 2,2 \text{ nF}.$$

A continuación, se aprovecha la estructura divisor resistivo (R_4, R_5) como red de adelanto de fase, al agregar un capacitor de compensación en paralelo a R_4 . Esta red tendrá los siguientes parámetros característicos:

$$\tau = R_4 \cdot C_{comp} \quad \alpha = \frac{R_4 + R_5}{R_5} = 0,25$$

y sumará, en la frecuencia calculada,

$$\Theta = \arcsin\left(\frac{1 - \alpha}{1 + \alpha}\right) = 36 \text{ deg}.$$

La frecuencia de suma se calcula como

$$f_\theta = \frac{1}{2\pi \cdot \tau \sqrt{\alpha}} = \frac{1}{2\pi \cdot R_4 \cdot C_{comp} \sqrt{\alpha}} = 10^6 \text{ Hz} \rightarrow C_{comp} \approx 100 \text{ pF}.$$

El lazo de tensión compensado final tiene la forma de la figura 13.




Figura 13: Lazo de tensión final compensado

Lazo de corriente:

La respuesta en frecuencia del lazo de corriente puede observarse en la simulación de la figura 26. El análisis de nodos dominantes se vuelve engorroso por la presencia de polos asociados a los amplificadores LM358.

Se propone, en este caso, tomar un nodo y volverlo dominante, igual que se hizo con el lazo de tensión. En la figura 14 pueden verse los posibles nodos a compensar.

Dado que el circuito es muy similar al lazo de tensión, se puede hacer una relación directa entre el nodo 1 y el nodo 3 del lazo de tensión, y el nodo 2 y 3 del lazo de tensión. De esta comparación, se deduce que el de mayor constante de tiempo es el nodo 1, y será el que se compensará. Notar que el nodo dominante ya no será el asociado al terminal gate del transistor de paso, por haber una resistencia de salida $R_L < 3,3 \Omega$ cuando el lazo de corriente se encuentra activo.




Figura 14: Nodos de compensación del lazo de corriente.

El objetivo es desplazar este polo, de tal modo que, para $|T_A| = 0$ dB, haya un margen de fase de entre 20 deg y 30 deg. El gráfico de la figura 26 pone de manifiesto que $\angle T_A \approx 30$ deg para $f \approx 200$ kHz. Para una ganancia en frecuencias medias de $|T_A| = 67$ dB, y con una caída de -20db/dec, el polo deberá ubicarse en $f \approx 2$ Hz.

Se analiza entonces la constante de tiempo del nodo 1 (ecuación 23):

$$\frac{1}{(5,1 \text{ pF} + C_{comp}) \cdot (66 \text{ k}\Omega) \cdot 2\pi} = 2 \text{ Hz} \rightarrow C_{comp} \approx 220 \text{ nF} \quad (26)$$

El lazo de corriente compensado tiene la forma de la figura 15.




Figura 15: Lazo de corriente compensado.

2.2.11. Análisis termico

Por el transistor de paso, en el peor de los casos, va a tener una caída de $V_{SD} = V_{CC} - V_O = 9,5V - 5V = 4,5V$, y va a circular una corriente máxima de $I_L = 1,5A$, llegando a tener una $P_{C,MAX} = 6,75$ W. Por ende es necesario realizar un análisis térmico y ver si requiere agregar un disipador en dicho transistor de paso:

Los siguientes datos fueron obtenidos del datasheet y de nuestro circuito:

- $R_{jc} = 0,75^\circ\text{C W}^{-1}$
- $R_{cs} = 0,5^\circ\text{C W}^{-1}$
- $R_{ja} = 62^\circ\text{C W}^{-1}$
- $T_a = 50^\circ\text{C}$
- $T_{j,MAX} = 175^\circ\text{C}$
- $P_{c,MAX} = 6,75$ W

Ahora se analiza que R_{sa} máxima es necesaria tal que la temperatura de juntura no supere la máxima permitida.

Se elige el siguiente disipador:




Figura 16: Modelo térmico sin R_{sa}

Primero se analizamos si la temperatura máxima que llega T_j , sin el disipador, supera a la temperatura de juntura máxima permitida:

$$\begin{aligned} T_j &= T_{ja} + T_a \\ T_j &= P_{C,MAX} \cdot R_{ja} + T_a \\ T_j &= 419^\circ\text{C} + 50^\circ\text{C} \\ T_j &= 469^\circ\text{C} \end{aligned}$$

$$T_j = 469^\circ\text{C} \gg T_{j,MAX} = 175^\circ\text{C} \quad (27)$$

Se observa que si no hay un disipador, la temperatura de la juntura supera la máxima permitida.




Figura 17: Modelo térmico con R_{sa}

$$\begin{aligned} R_{total} &= R_{jc} + R_{cs} + R_{sa,MAX} \\ \frac{T_{j,MAX} - T_a}{P_{C,MAX}} &= R_{jc} + R_{cs} + R_{sa,MAX} \\ R_{sa,MAX} &= \frac{T_{j,MAX} - T_a}{P_{C,MAX}} - R_{jc} - R_{cs} \\ R_{sa,MAX} &= 17,3^\circ\text{C W}^{-1} \end{aligned}$$

$$R_{sa} \leq R_{sa,MAX} = 17,3^\circ\text{C W}^{-1} \quad (28)$$

Se debe elegir un disipador con un R_{sa} que cumpla esta condición para que el transistor de paso no se queme.

Se selecciona un disipador del fabricante AAVID Thermalloy, diseñado para encapsulados tipo TO-220. Este disipador presenta dimensiones (35 mm × 12.3 mm × 29 mm).

La elección de este disipador se justifica debido a que su resistencia térmica cumple con la condición de diseño requerida:

$$R_{sa} = 13^\circ\text{C W}^{-1} < R_{sa,MAX} = 17,3^\circ\text{C W}^{-1} \quad (29)$$

Por lo tanto, el dispositivo garantiza que la temperatura de juntura del transistor se mantenga dentro de los límites seguros de operación.



Figura 18: Disipador

2.2.12. Consideraciones de fabricación PCB

Todo diseño presenta desafíos; en este caso, al desarrollar el circuito impreso, el objetivo principal es maximizar el rendimiento, garantizar la robustez y lograr una implementación compacta en una placa adecuada.

Debe poseer un tamaño óptimo para su integración en el sistema completo y contemplar tecnologías que ofrezcan la mejor relación entre rendimiento y costo. El uso de estándares y normas, como la IPC-2222 para placas rígidas, sirve como guía durante el proceso de diseño. Tanto el esquemático como las huellas de los componentes, los modelos 3D y el diseño de la PCB fueron desarrollados utilizando el software KiCad, iniciando con el esquemático presentado en la sección B y utilizando las distintas herramientas del software.

Arquitectura general Se diseñará una placa rígida de dos capas, en la cual las pistas conductoras estarán implementadas en la capa superior (F.Cu) y en la capa inferior (B.Cu). Los componentes se conectarán y fijarán mediante tecnología de orificio pasante (THT: through-hole-Technology), utilizando pines que atraviesan la placa. Además, se contemplan serigrafías en la cara superior (F.SilkS) destinadas a la identificación de componentes y bloques funcionales del circuito.

Selección de materiales y encapsulados Para la placa se utilizó material FR-4 como sustrato de espesor 1,6mm, debido a su disponibilidad, bajo costo y adecuadas propiedades dieléctricas para aplicaciones de baja y media frecuencia. Es un compuesto laminado de tela de fibra de vidrio tejida con un aglutinante de resina epoxi, reconocido por ser ignífugo (cumple con la norma UL94V-0), mecánicamente resistente, con excelente aislamiento eléctrico y alta estabilidad dimensional. Dicho sustrato tendrá sobre sus superficies las pistas mediante un laminado de cobre. La mayoría de los proveedores de laminados ofrecen resinas epoxi con una Tg (temperatura de transición vítrea) de 110 a 120 °C hasta 180 a 190 °C, y algunas de las más utilizadas se encuentran en el rango de 135 a 145 °C. En la tabla 3 se especifican los límites de separación entre capas de la PCB, a medida que aumenta el grosor el rango de temperatura soportada aumenta.

Cuadro 3: Límites máximos de temperatura de operación según clase (estandar IPC-2222).

NEMA	IPC-4101	Espesor dieléctrico (mín)	Temperatura (máx)
FR-4	21/24/25/27	0.1 mm	120 °C
FR-4	21/24/25/27	0.4 mm	130 °C
FR-4	21/24/25/27	1.6mm	170 °C

Se seleccionaron los siguientes encapsulados para cada tipo de componente:

TO-92	TO-220	DIP-8	Axial 1/4 W	Serie 3296	Cerámico	Bornera
						
BJT / TL431	IRF4905	LM324	Resistor	Preset	Capacitor	Salida y entrada

Cabe resaltar que el uso de componentes integrados, como el LM324 que incorpora cuatro amplificadores operacionales en un mismo encapsulado, permite reducir el área de la placa. Asimismo se evitara la selección de encapsulados con pines no conectados (NC, *No Internal Connection*), como en el caso del TL431, lo cual contribuye a un diseño más eficiente. Se utilizan capacitores de tecnología cerámica en su material dieléctrico debido a su respuesta en frecuencia y valores de capacitancia'.

Selección de huellas y modelos 3D Cada componente debe integrarse correctamente en la placa de circuito impreso (PCB). Para ello, el software utiliza un sistema de huellas (footprints), generalmente provistas por los fabricantes o desarrolladas por la comunidad, que definen las dimensiones físicas, la disposición de pines y los orificios necesarios para el montaje de cada componente. Asimismo, el software permite la visualización y edición de estas huellas.

Adicionalmente, el entorno de desarrollo ofrece una representación tridimensional de la placa, incorporando modelos 3D de los componentes. Estos modelos pueden organizarse en librerías, escalarse, rotarse y visualizarse dentro del diseño. Sin embargo, la modificación de su geometría no está soportada directamente por el software, por lo que es necesario recurrir a herramientas externas de diseño 3D, tales como FreeCad y SolidWorks entre otras.

Ancho de pistas El dimensionamiento de las pistas se realizó en función de la corriente máxima esperada (1.5 A) y del incremento de temperatura admisible en el conductor. Para el presente diseño, las interconexiones se clasificaron en tres categorías: red de señal, red de alimentación y red de potencia.

La red de señal corresponde a las conexiones encargadas de transportar niveles de referencia y señales de baja corriente entre etapas de amplificación y comparación, por lo que se priorizó la compacidad del ruteo utilizando anchos de pista reducidos.

La red de alimentación incluye las pistas que distribuyen energía a los distintos bloques del circuito. En este caso, se adoptaron anchos de pista mayores con el objetivo de reducir la caída de tensión y mejorar la disipación térmica.

Por último, la red de potencia comprende las conexiones asociadas a la entrega de corriente hacia la carga, particularmente en la etapa del transistor de paso del regulador LDO. Estas pistas fueron dimensionadas con el mayor ancho disponible dentro de las restricciones del diseño, a fin de minimizar pérdidas resistivas y evitar sobrecalentamientos.

El diseño se realizó siguiendo criterios empíricos basados en buenas prácticas de diseño de PCB, asegurando un compromiso adecuado entre capacidad de conducción de corriente, integridad de señal y densidad de ruteo.

Dimensionamiento de pistas El dimensionamiento de las pistas se realizó en función de la corriente máxima esperada del circuito (1.5 A) y del incremento de temperatura admisible, siguiendo recomendaciones de estándares de diseño como IPC-2221 e IPC-2152.

De acuerdo con dichos estándares, la corriente máxima que puede conducir una pista de cobre se relaciona empíricamente con su sección transversal y el aumento de temperatura mediante:

$$I = k \cdot (\Delta T)^{0.44} \cdot A^{0.725}$$

donde I es la corriente, ΔT el incremento de temperatura permitido y A el área de la sección transversal de la pista. Para capas externas, se considera $k \approx 0,048$.

Desde el punto de vista físico, este criterio se fundamenta en el calentamiento resistivo del conductor, descrito por la ley de Joule:

$$P = I^2 R$$

y la resistencia eléctrica de la pista:

$$R = \rho \frac{L}{A}$$

De estas expresiones se desprende que un aumento en el área de la sección transversal (mayor ancho de pista) reduce la resistencia eléctrica y, en consecuencia, la potencia disipada en forma de calor, limitando el incremento de temperatura.

Considerando una PCB con cobre estándar de 1 oz/ft² (espesor aproximado de 35 μ m), una corriente de 1.5 A y un incremento de temperatura de aproximadamente 10 °C, se obtiene un ancho de pista recomendado del orden de 0.8 mm a 1.2 mm para capas externas.

En base a este análisis, se adoptaron los siguientes criterios de diseño:

- Pistas de señal: 0.25 mm a 0.4 mm.
- Pistas de alimentación y potencia: 0.6 mm a 1 mm.

Estos valores garantizan un compromiso adecuado entre capacidad de conducción de corriente, disipación térmica y densidad de ruteo, asegurando el correcto funcionamiento del circuito sin sobrecalentamiento de las pistas.

Disposición de componentes Para este sistema de regulación de tensión con fines académicos se propuso como desafío una placa con una disposición de componentes que respete la modularización del circuito y priorice la identificación de los bloques.

Consideraciones térmicas Se contempló la disipación de potencia del regulador:

- Se aumentó el área de cobre asociada al encapsulado para mejorar la disipación térmica.

Fijación mecánica Para la posterior implementación de la placa en el sistema completo, se debe considerar un margen con los orificios para la sujeción mediante tornillos pasantes, otra opción que podría considerarse es una fijación por sistema de encastrado respecto a un gabinete final. En nuestro caso consideramos unos orificios de sujeción de 2.05 mm en bordes de 5 mm.

Separación y reglas de diseño Se respetaron distancias mínimas entre pistas según el nivel de tensión del circuito, evitando riesgos de cortocircuito o corrientes parásitas. Asimismo, se definieron reglas de diseño (DRC) acordes al proceso de fabricación.

Análisis de requerimientos eléctricos (seguridad eléctrica y EMC) El propio kit de desarrollo, cuenta con la ejecución de un control de normas eléctricas de conexión conocido como Electrical Rules Check (ERC), analiza el esquemático y verifica que las conexiones tengan sentido desde el punto de vista eléctrico y lógico detectando inconsistencias. Luego de establecer el esquemático se realiza este control eliminando errores y contemplando las advertencias del mismo.

Auto-ruteo El software Kicad permite añadir diferentes aplicaciones externas que actúan como *plugins* o añadidos dentro del mismo kit de desarrollo, se utilizó uno de ellos para realizar un autoruteo inicial de pistas para acelerar el tiempo de diseño. *Freerouting* es un *autorouter* externo que utiliza algoritmos tipo *maze routing* (búsqueda de caminos) y optimización iterativa (intenta mejorar rutas), el cual se ejecuta de acuerdo a diferentes especificaciones impuestas por el diseñador. Sin embargo luego de ejecutar dicho ruteo de pistas, es necesario corregir o modificar con criterio ya que los algoritmos no contemplan condiciones de fabricación o el funcionamiento óptimo de la placa.

Características del diseño de la placa impresa del LDO A continuación en la tabla 4a se detallan los parámetros y características definidas para el diseño final mientras que en la tabla 4b se detalla las redes establecidas para el diseño, el cual se aprecia en las figuras 19y en el apéndice C.1.

(a) Parámetros principales de la PCB

Parámetro	Valor
Dimensiones de la PCB	98.5 mm × 100.5 mm
Espesor de la PCB	1.6 mm
Cantidad de capas	2 (doble faz)
Material del sustrato	FR-4
Cantidad de componentes THT	55
Cantidad de componentes SMD	0
Cantidad total de agujeros	137
Diámetro mínimo de taladro	0.7 mm
Ancho de pista (señal)	0.4 mm
Ancho de pista (alimentación)	0.8 mm
Ancho de pista (potencia)	0.8 mm
Plano de masa	Sí (capa inferior)
Separación mínima de pistas	0.2 mm
Tipo de montaje	THT
Aplicación principal	Regulador LDO


(b) Clasificación de nodos y dimensionamiento

Nodo	Red	Ancho [mm]
Vin	Alimentación	0.8
Vref	Señal	0.4
Vref_t	Señal	0.4
Vref_c	Señal	0.4
V_voltage	Señal	0.4
V_current	Señal	0.4
V_Rs	Señal	0.4
Salida (Vo)	Potencia	0.8
GND	Alimentación	Plano / 0.8


2.2.13. Mejoras:

Aunque el regulador lineal satisface las especificaciones de la tabla 2, hay algunas mejoras que pueden realizarse al circuito para mejorar aun más su desempeño:

- **Mejora de rechazo al ruido:** Se observó que el rechazo al ripple de altas frecuencias (100 kHz) no es bueno (ver figura 28). Algunos elementos que favorecen este comportamiento es la alimentación de varios módulos



(a) Pistas superiores



(b) Vista superior

Figura 19: Vista general de la PCB diseñada

pertenecientes a lazos de realimentación con la fuente de entrada V_{cc} . Si se hiciera una relación de compromiso y se limitara V_{cmax} , podría alimentarse los lazos con fuentes controladas estables.

Adicionalmente, la tensión de control V_{gs} se ve referida a la fuente de tensión, por lo que, por muy estable que sea v_g , seguirá habiendo fluctuaciones. Esta es una limitación importante del transistor de paso canal P. Una forma de contrarestarlo sería hacer la respuesta de los lazos más rápida.

- **Lazo de corriente:** El lazo de corriente contiene un máximo de tres etapas amplificadoras, y 5 en total. La implementación más rudimentaria de regulación foldback utiliza tan solo un transistor y tres resistencias. Buscar un modo de reducir la circuitería haría el circuito más rápido, eficiente y simple. Una ventaja de mantener la configuración actual es la precisión de regulación estacionaria.
- **Par darlington:** Utilizar un par darlington en los pares diferenciales aumenta enormemente la resistencia R_{diff} , así como la ganancia A_d , por mejorar el valor de gm .

3. Simulaciones

3.1. Simulaciones del regulador lineal LDO

3.1.1. Modo estático

Para verificar el diseño se realizan simulación en el software LtSpice utilizando los modelos necesarios y las conexiones detalladas en el apéndice A en la captura de la figura 29.

En particular, se evaluaron distintos aspectos fundamentales del desempeño del regulador LDO. En primer lugar, se evaluó la hipótesis $a_o \cdot f \gg 1$ para ambos lazos. Luego se analizó la estabilización de la tensión de salida frente a variaciones temporales de la tensión de entrada y la regulación de línea, que caracteriza la capacidad del regulador para mantener constante la tensión de salida ante cambios en la tensión de entrada. Asimismo, se evaluó la regulación de carga, analizando la variación de la tensión de salida frente a cambios en la corriente demandada por la carga.

Adicionalmente, se calculó la eficiencia del regulador, definida como la relación entre la potencia entregada a la carga y la potencia suministrada por la fuente de entrada. Este análisis permite estimar el rendimiento energético del circuito y las pérdidas asociadas al elemento de paso del regulador.

Se presentan los resultados obtenidos para cada uno de estos casos.

Ganancias de lazo: Se observó para ambos lazos que el componente a_o es, esencialmente, el amplificador diferencial al final de cada uno sumado al circuito source común generado por el PMOS. A continuación, se rompe el lazo y se simula la amplitud de salida, del otro lado del lazo, para obtener valor numérico de $|T_t|$ y $|T_c|$.

Para tal efecto, se utiliza una estructura como la de la figura 20 para conservar el circuito de continua, pero romper el lazo en señal.




Figura 20: Circuito de prueba para cortar lazo.

Lazo de tensión:

Se anulan ambos lazos de corriente (shunt y foldback), aunque no se encuentren operativos para la resistencia de carga $R_L = 100\Omega$ elegida, y se coloca la estructura de la figura 20. La figura 21 muestra el circuito de medición completo.




Figura 21: Circuito utilizado para la medición de T_v .

El resultado es un gráfico de Bode como el de la figura 22. Que da una ganancia para bajas frecuencias $T_v = 86\text{ dB}$. Esto es suficiente para asegurar $a_o \cdot f_v \gg 1$.

En este gráfico queda en evidencia el por qué de la oscilación para la regulación de línea (28), pues la frecuencia de ruido $\sim 100\text{ kHz}$ seguramente se encuentre en un punto con ganancia $|T| > 1$ y fase negativa, produciendo realimentación positiva y oscilaciones.

A continuación se varía la resistencia de carga para buscar el caso más descompensado. Dadas las resistencias R_3 y R_4 , se espera que el peor caso se encuentre en resistencias de carga $R_L \gg R_3 // R_4$. La figura 23 muestra el resultado de la simulación.

Una vez compensado el lazo, según se analiza en la sección 2.2.10: Lazo de tensión, el gráfico de bode tendrá la forma de la figura 24.

Lazo de corriente:

En este caso, se realiza el procedimiento inverso. Se anula el lazo de tensión y shunt, y se corta el lazo de corriente en un punto de alta impedancia, como la base del transistor de paso. En la figura 25 puede verse el circuito de medición completo.

El resultado es un gráfico de Bode como el de la figura 26. Que da una ganancia para bajas frecuencias $T_A = 67\text{ dB}$. Esto es suficiente para asegurar $a_o \cdot f_A \gg 1$.

Finalmente, se simula simula bajo las mismas condiciones el lazo de corriente compensado. El resultado puede verse en la figura 27.




Figura 22: Bode resultante de la medición de T_v . Notar el polo en $f \sim 10 \text{ k}\Omega$.




Figura 23: Bode resultante de la medición de T_v para diferentes valores de R_L .




Figura 24: Bode resultante de la medición de T_v para un lazo de tensión compensado con diferentes cargas.




Figura 25: Circuito utilizado para la medición de T_A .




Figura 26: Bode resultante de la medición de T_A para diferentes valores de R_L .






Figura 27: Bode resultante de la medición de T_A para el lazo de corriente compensado.

Estabilización de tensión: En la simulación temporal se verifica la estabilización de tensión con respecto a la V_{CC} prevista, utilizando un valor de carga dentro de la zona de regulación estimada, logrando así constatar cómo se reduce el ripple. Se simula tomando un valor de carga dentro del rango de regulación, y se toman los valores de tensión en función del tiempo, para el análisis se comparan las componentes alternas de cada señal eliminando el valor medio de ambas, tal como se observa en los gráficos de la figura 28.

Notar que la compensación favorece el rechazo al ruido de entrada, al mismo tiempo que evita la oscilación del circuito.



(a) Caso descompensado.



(b) Caso compensado.

Figura 28: Gráfico de la simulación temporal con ruido a la entrada $V_{pp} = 0,4 \text{ V}$, $f = 100 \text{ kHz}$.

Regulación de Línea: La regulación de línea describe la capacidad del regulador para mantener constante la tensión de salida frente a variaciones en la tensión de entrada V_{CC} .

Para caracterizar este comportamiento, se realiza un barrido de la tensión de entrada y se gráfica la tensión de salida V_O en función de V_{CC} , para una carga fija de $R_L = 10 \text{ k}\Omega$.

- **Zona de regulación:** Para valores suficientemente altos de V_{CC} , el regulador opera en condiciones normales y la tensión de salida permanece aproximadamente constante e igual al valor nominal. En esta región, el lazo de realimentación compensa las variaciones de entrada.
- **Zona de dropout:** A medida que V_{CC} disminuye, se alcanza un punto en el cual el regulador no puede mantener la tensión de salida constante. Esto ocurre cuando el transistor de paso entra en saturación (o pierde margen de control), y la salida comienza a seguir a la entrada.
- **Transición:** El punto de transición entre ambas regiones indica el inicio de la condición de dropout.

A partir de esta curva, es posible estimar la tensión de dropout como la diferencia entre la tensión de entrada y la tensión de salida en el punto donde el regulador deja de mantener la regulación:

$$V_{dropout} = V_{CC_{min}} - V_O \approx 320 \text{ mV}$$


En consecuencia, la curva de regulación de línea no sólo permite evaluar la estabilidad de la salida frente a perturbaciones en la entrada, sino también identificar el margen mínimo de operación del regulador.

En la figura 29 puede verse la curva de salida en función de la entrada para $0\text{ V} < V_{cc} < 24\text{ V}$ y en mayor precisión la zona de Dropout. De la simulación se obtiene


$$\text{Regulación de Línea} = 447,68 \frac{\mu\text{V}}{\text{V}}, \quad (30)$$

con un pequeño offset $V_{offset} = 90\text{ mV}$, resultante de $V_{ref} - t = 1,242\text{ V} \neq 1,25\text{ V}$, fácilmente corregible mediante el preset implementado.

Además, se ve que la tensión de dropout tiene valor $100\text{ mV} < V_{DO} < 320\text{ mV}$, con su valor máximo alcanzado cuando $V_{cc} = 5,27\text{ V}$. (Esto ocurre porque, debido al offset de v_{ref-t} , el valor de regulación no es 5 V exactamente).



(a) Regulación de línea para $0\text{ V} < V_{cc} < 24\text{ V}$.



(b) Zoom para $3,5\text{ V} < V_{cc} < 5,5\text{ V}$.

Figura 29: Gráfico de los datos de simulación de línea.

Regulación de carga: La regulación de carga puede analizarse evaluando la variación de la tensión de salida V_O frente a cambios en la resistencia de carga R_L . Esto se analiza insertando una fuente de corriente a la salida, para una $V_{cc} = 9,5\text{ V}$ constante, y desconectando el lazo de corriente.

Para ello, se realiza un barrido del valor de R_L y se observa la respuesta del regulador.

- **Altos valores de R_L :** Corresponden a condiciones de baja corriente de carga. En esta región, el regulador mantiene la tensión de salida cercana a su valor nominal.
- **Disminución de R_L :** A medida que la resistencia de carga disminuye, la corriente demandada aumenta. Idealmente, el regulador debería mantener V_O constante.
- **Comportamiento real:** En la práctica, se observa una leve caída de la tensión de salida debido a la resistencia de salida finita del regulador y a las limitaciones del transistor de paso.

Este análisis permite evaluar la capacidad del regulador para sostener la tensión de salida frente a variaciones en la carga, aunque resulta menos directo que el análisis en función de la corriente.

En la figura 30 puede verse la gráfica resultante. Notar que, al poseer un lazo de corriente shunt aún activo, modificar la corriente de entrada directamente provoca una abrupta caída de tensión para $I_o > 2,25\text{ A}$. Aun así, para la zona de control propia del lazo de tensión, pueden obtenerse resultados:

$$\frac{\Delta V}{\Delta I} = -1,36 \frac{\text{mV}}{\text{A}} = R_T \quad (31)$$

Notar que R_T es negativa por disminuir V_o al aumentar I_o .




Figura 30: Regulación de carga del regulador lineal.

V_o en función de I_L : Este gráfico muestra de forma cualitativa la curva característica de la fuente de tensión resultante, es decir, la gráfica V_o/I_L (figura 31), mediante la variación del valor resistivo de la carga R_L .

Se observa que la tensión es constante para valores $R_L > 3,3\Omega$, y al cortocircuitar más la carga comienza a caer hacia $V_o = 0\text{ V}$, siguiendo la curva de corriente $I_o = 400\text{mA} + \frac{1,1\text{ A}}{5\text{ V}} \cdot V_o$.




Figura 31: Curva de salida característica estática regulador LDO.

Eficiencia: Para medir la eficiencia del circuito, se ingresan diferentes valores de tensión de entrada V_{cc} y se evalúa la potencia de entregada y la potencia sobre la carga, para una $R_L = 100\Omega$. El resultado se observa en la figura 32.

Como es de esperar para un regulador lineal, la eficiencia no es buena, y es fuertemente dependiente de la tensión de entrada. Esto se debe a que el transistor de paso disipa la potencia no útil:

$$P_{T_{paso}} = (V_{cc} - V_{reg}) * (V_{reg}/R_L) \quad (32)$$

Como tal, se espera una eficiencia máxima para valores V_{cc} cercanos a V_{reg} y resistencias de carga R_L bajas. Al aumentar R_L , la eficiencia aumenta hasta el punto donde la corriente que circula por el circuito de control se hace comparable con la que circula por R_L .




Figura 32: Eficiencia del regulador para $0\text{ V} < V_{cc} < 24\text{ V}$.

3.1.2. Modo Dinámico

Se evalúa el comportamiento en modo dinámico de ambos lazos de realimentación. El objetivo es corroborar la compensación y observar el tiempo de respuesta de cada uno. Para ello, se debe variar la carga de forma abrupta, provocando una respuesta al escalón.

Dicho comportamiento se logra con el componente Switch, controlado por una fuente de tensión(figura 33). Luego se observa tensión resultante a la salida.




Figura 33: Circuito de testeo dinámico utilizado como carga activa.

Para el lazo de tensión, se utiliza

$$(R_{20} = 100\text{ k}\Omega, R_{21} = 1\text{ k}\Omega) \rightarrow R_{L1} = 100\text{ k}\Omega, R_{L2} = 1\text{ k}\Omega$$

Para el lazo de corriente, se buscará un valor de $0 < R_L < 3,3\Omega$ tal que el lazo de corriente se encuentre activo. En este caso

$$(R_{20} = 2,5\Omega, R_{21} = 1,5\Omega) \rightarrow R_{L1} = 2,5\Omega, R_{L2} = 1\Omega$$

Los resultados se ven en la figura 34. Notar que la respuesta para el lazo de corriente no tiende al mismo valor de tensión ni corriente, por tratarse de regulación tipo foldback.

El lazo de tensión exhibe una respuesta de duración aproximada $5\mu\text{s}$, con una excursión mínima. El lazo de corriente, sin embargo, es más lento, con una duración de respuesta dinámica de $25\mu\text{s}$, con tiempos de asentamiento variables.

De la observación de la figura 27, se observa que el desplazamiento del polo asociado al nodo gate ocasiona un margen de fase dependiente de la resistencia de carga, volviendo el lazo progresivamente inestable hacia $R_L \rightarrow \infty$. En nuestro




Figura 34: Respuesta dinámica del regulador LDO.

caso, y debido al acotado rango de operación del lazo de corriente, no será necesario tener en cuenta este fenómeno. En la práctica, si el margen de fase se achicara demasiado, bastará con incrementar el capacitor de compensación, a costa de la velocidad de respuesta.

Es de especial importancia el sobrepico de corriente ocasionado por el abrupto cambio de carga. Notar que, si bien será limitado por el regulador de tipo shunt, deberá ser tenido en cuenta a la hora de conectar una carga. La duración del mismo es de $2,5\mu s$.

3.2. Simulaciones de fuente switching

Por agregar en futuras entregas.

4. Mediciones

5. Errores

6. Conclusiones

6.1. Regulador Lineal LDO

El regulador lineal diseñado cumple con las especificaciones de la tabla 2, sin embargo, no es ideal:

- El rechazo de ripple de la fuente de alimentación no es bueno, y prácticamente permite el paso de toda la oscilación de entrada. Este punto debe ser analizado con mayor detalle al realizar la compensación del circuito.
- El lazo de corriente es lento, ya que cuenta con muchas etapas.

Asimismo, cuenta con algunas virtudes:

- La regulación de línea es excelente, así como la regulación de carga.
- La eficiencia es muy buena para tratarse de un regulador lineal, sobre todo para resistencias de carga bajas.

- El valor de V_{DO} es muy bueno.

Se concluye que el regulador es apto para la aplicación en este proyecto, pero se deberán tener precauciones durante el diseño de la etapa switching, o en su defecto se deberá robustecer el diseño.

Algunas reflexiones adicionales:

- El limitador de corriente shunt actúa mas rápido"que el limitador por foldback hecho con amplificadores operacionales, ya que estos últimos suelen ser "lentos".Esto permite que ante un corto (R_L muy baja), no se dispare una elevada corriente y actúe primero el limitador de corriente.
- Un transistor de paso hecho con un PMOS presenta una tensión de Drop Out baja, este tipo de circuitos se los conoce como "Low Drop Out".
- Utilizar cargas activas en los amplificadores diferenciales presentan una mejor RRMC.

6.2. Regulador BUCK

A. Apéndice I: Simulaciones

A.1. LDO




Figura 35: Captura de simulación en LtSpice.

A.2. BUCK




Figura 36: Captura de simulación en LtSpice.





Figura 37: Captura de simulación en LtSpice.

Alimentación y vref




Directivas y comentarios


```
;tran 0 50m 0 .1u
.ac dec 10 1 1meg
```

```
.include Compensacion/switching.lib
.include Compensacion/average.lib
.include Modelos/MBR360RL.LIB
.include Modelos/ir2111.lib
.include Modelos/irf3205.spi
.include Modelos/TL431.spi
.include Modelos/lm358.txt
.include Modelos/TL082.txt
.include Modelos/lm393.lib
.include LM319.txt
```

BUCK



Generador PWM



Gate Driver




Figura 38: Captura de simulación en LtSpice.

B. Apéndice II: Esquemáticos

B.1. LDO




Figura 39: Esquemático de la implementación del regulador lineal LDO.

B.2. BUCK





Figura 40: Esquemático de la implementación de la fuente switching tipo *Buck*.

C. Apéndice III: PCB

C.1. LDO

C.2. LDO capa superior



Red señal: 0.4 mm
Red Alimentación y potencia : 0.8 mm

Ref. tensión: TL431, Q1, R1–R2
Ref. corriente: U4B–U4D (LM324), R17–R24
Lazo corriente: U4A (LM324), Rs1, R7–R12
Lazo tensión: R5–R6
Amp. tensión (A_T): Q2–Q7, R3, R4, R13
Amp. corriente (A_C): Q14–Q18
Conmutador: Q9–Q12, R25–R28
Limitador: Q13, Q19
Transistor de paso: Q8

Sheet:
File: Prueba.kicad_pcb

Title: Diseño de PCB : LDO Grupo 7


Size: A4
KiCad E.D.A. 10.0.1

Date:

Rev:

Id: 1/1

C.3. LDO capa inferior



Red señal: 0.4 mm
Red Alimentación y potencia : 0.8 mm

Ref. tensión: TL431, Q1, R1-R2
Ref. corriente: U4B-U4D (LM324), R17-R24
Lazo corriente: U4A (LM324), Rs1, R7-R12
Lazo tensión: R5-R6
Amp. tensión (A_T): Q2-Q7, R3, R4, R13
Amp. corriente (A_C): Q14-Q18
Conmutador: Q9-Q12, R25-R28
Limitador: Q13, Q19
Transistor de paso: Q8

Sheet:
File: Prueba.kicad_pcb

Title: Diseño de PCB : LDO Grupo 7

Size: A4
KiCad E.D.A. 10.0.1


Date:

Rev:

Id: 1/1

C.4. BUCK

C.5. BUCK capa superior



Grupo 7: Taller de diseño de circuitos electrónicos

Sheet:

File: pwm.kicad_pcb

Title: Circuito regulador conmutado de tensión

Size: A4


Date:

Rev:

KiCad E.D.A. 10.0.1

Id: 1/1

C.6. BUCK capa inferior



Grupo 7: Taller de diseño de circuitos electrónicos

Sheet:

File: pwm.kicad_pcb

Title: Circuito regulador conmutado de tensión

Size: A4

Date:

Rev:

KiCad E.D.A. 10.0.1

Id: 1/1